Публикация

Аннотация

A hardware implementation of a high-speed device for reducing numbers modulo is considered. We used a modified division algorithm with a shift of the dividend, where at each step n + 3 most significant bits of the dividend, and then the resulting remainders, participate. The shift of the reduced number at each step by three bits to the left towards the higher bits shifted and it makes it possible to speed up the process of reduction in modulus by reducing the number of modular reduction steps. The main unit of the device is a block of partial remainder formers (PRFs), which use subtraction of the P modulus and multiples of the P modulus.

Ссылка издателя: открыть

Авторы

#	ФИО	Роль	ORCID	Сотрудник
1	Айтхожаева Евгения Жамалхановна	Первый автор	0000-0002-5961-8556	Да
2	Yevgeniya Aitkhozhayeva	Соавтор	0000-0002-5961-8556	Нет
3	Sakhybay Tynymbayev	Соавтор	0000-0002-9326-9476	Нет
4	Assel Mukasheva	Соавтор	0000-0001-9890-4910	Нет
5	R. Berdybaev	Соавтор	-	Нет
6	S. Adilbekkyzy	Соавтор	0000-0002-3929-7070	Нет

Основная информация

Квартиль: -

Год квартиля: -

Количество цитирований: 0

Дата публикации: -

Дата принятия: -

Том / Номер: - / -

Общее число страниц: -

DOI: 10.51301/VEST.SU.2021.I3.23

Источник публикации

Название: Engineering Journal of Satbayev University

Тип: Journal

Издатель: -

ISSN: -

ISBN: -

Серия: -

Классификация

Область: -

Индексирование: -

Теги: -

Внешние идентификаторы

Внешние идентификаторы отсутствуют.

Проекты

Связанные проекты отсутствуют.

Файлы

Файлы не добавлены.

Ссылки на репозиторий

Ссылки на репозиторий отсутствуют.

Системные поля

ID записи: openalex-5324216416497bcab3323715

Отчетный период: -

Создал пользователь: female_003

Создано: March 11, 2026, 10:24 a.m.

Обновлено: March 15, 2026, 8:19 a.m.

High-speed modular reduction device using multiples of module